



نموذج وصف الوحدة
نموذج وصف المادة الدراسي
كلية الهندسة / قسم الطب الحيوي



العلاقة مع الوحدات الأخرى
العلاقة مع المواد الدراسية الأخرى

وحدة المتطلبات الأساسية	الالكترونيك	الفصل الدراسي	4
وحدة المتطلبات المشتركة	لا يوجد	الفصل الدراسي	

معلومات الوحدة

معلومات المادة الدراسية

عنوان الوحدة	الالكترونيك رقمي		تسليم الوحدة
نوع الوحدة	أساسي		<input checked="" type="checkbox"/> نظريه <input checked="" type="checkbox"/> حاضر <input checked="" type="checkbox"/> المختبر <input type="checkbox"/> تعليمي <input type="checkbox"/> عملي <input type="checkbox"/> الحلقة الدراسية
رمز الوحدة	BME-322		
انتانات ECTS	6		
SWL (ساعة / SEM)	175		
مستوى الوحدة	6	الفصل الدراسي للتسليم	
الإدارة الإدارية	ENG	الكلية	BME
قائد الوحدة		البريد الالكتروني	
لقب قائد الوحدة	مدرس مساعد	مؤهلات قائد الوحدة	ماجستير
مدرس الوحدة	م.م. علي محمد	البريد الالكتروني	Ali.mohammed@uowa.edu.iq
اسم المراجع النظير		البريد الالكتروني	البريد الالكتروني
تاريخ اعتماد اللجنة العلمية	09/02/2026	رقم الإصدار	1.0

أهداف الوحدة ونتائج التعلم والمحتويات الإرشادية

أهداف المادة الدراسية ونتائج التعلم والمحتويات الإرشادية

<p>أهداف الوحدة أهداف المادة الدراسية</p>	<ol style="list-style-type: none"> 1. التعرف على الأنظمة الرقمية المختلفة، وبشكل خاص النظام الرقمي وطريقة إجراء العمليات الحسابية. 2. فهم كيفية قيام الحاسوب بتنفيذ العمليات الحسابية، وكيفية تمثيل الأرقام والحروف في الدوائر الرقمية. 3. تقديم الأسس والمفاهيم المتعلقة بترميز البيانات الرقمية والنصية داخل الحاسوب. 4. تطوير قدرة الطالب على تصميم وتحليل وتنفيذ عمل الدوائر الرقمية التجميعية (Truth Tables) وفقاً للمعادلات أو جداول الحقيقة (Combinational Digital Circuits Tables). 5. تطوير قدرة الطالب على تصميم وتحليل وتنفيذ الدوائر الرقمية التجميعية وفقاً للوصف النصي (Narrative Specifications). 6. التعرف على آلية عمل وتحليل بعض الدوائر الشائعة الاستخدام في الأنظمة الرقمية. 7. تعليم الطالب كيفية قيام الحاسوب بخزن المعلومات الرقمية ونقلها بين مكوناته المختلفة. 8. تطوير قدرة الطالب على تشخيص الأعطال أو الأخطاء في عمل الدوائر الرقمية التجميعية وإصلاحها.
<p>مخرجات التعلم للوحدة مخرجات التعلم للمادة الدراسية</p>	<ol style="list-style-type: none"> 1. تدريب الطالب على تبني عقلية المصمم والاستمتاع بها في مختلف الحالات. 2. تمكين الطالب من التكيف مع الظروف المختلفة وحل المشكلات بأقل الإمكانيات المتاحة. 3. تحويل التصميم من مرحلة الورقة والقلم إلى دوائر رقمية تعمل إما على الحاسوب أو على أرض الواقع الرقمي. 4. التعرف على جميع مبادئ التصميم المنطقي وفهمها بشكل متكامل. 5. التعرف على كيفية فهم والعمل مع معمارية الحاسوب (Computer Architecture) والأنظمة الرقمية الأخرى. 6. امتلاك القدرة على تحليل واكتشاف المشكلة أو الخطأ، وإيجاد الحل المناسب له. 7. تطوير عقلية الطالب ليكون قادراً على مطابقة المتطلبات النظرية مع الدائرة التي يقوم بتصميمها. 8. تنمية مهارات الطلبة في توظيف النظريات والمعادلات الرياضية لحل المشكلات التطبيقية. 9. امتلاك القدرة على تصميم وتحليل دوائر رقمية متعددة باستخدام لغات الحاسوب أو من خلال المحاكاة الافتراضية. 10. امتلاك القدرة على بناء وتشكيل دوائر رقمية أكثر تعقيداً من خلال ربط دوائر رقمية أصغر معاً. 11. امتلاك القدرة على اختبار جميع الدوائر الرقمية المصممة والكشف عن الأخطاء — إن وجدت — ومعالجتها.
<p>المحتويات الإرشادية المحتويات الإرشادية</p>	<p>يتضمن المحتوى الاسترشادي ما يلي:</p> <p>(Combinational Logic Design) الأساسيات الرقمية وتصميم الدوائر المنطقية التجميعية – A الجزء الجبر البوليني، (Logic Gates) البوابات المنطقية، (Codes) أنظمة الأعداد، العمليات الحسابية والتميزات تحليل الدوائر المنطقية التجميعية، الخاصية الشمولية، (Karnaugh Map) وتبسيط المنطق، خريطة كارنوف ووظائف الدوائر، (Pulse Waveform Operation) تشغيل الموجات النبضية، NOR و NAND لبوابتي المنطقية التجميعية.</p> <p>[ساعة 15]</p>

	<p>ححص مراجعة وحل مسائل [6 ساعات]</p> <p>الجزء B (Sequential Circuits) الدوائر التتابعية – خصائص تشغيل الفلاجات، تطبيقات، المؤقتات (Timers)، الفلاجات (Flip-Flops)، المشابك (Latches)، عمليات (Astable Multivibrator) المهتز غير المستقر، الدوائر أحادية الاستقرار (One-Shots)، الفلاجات، الدوائر أحادية الاستقرار (Shift Registers) مسجلات الإزاحة، العدادات غير المتزامنة والمتزامنة، العدادات المتسلسلة، آلات الحالات المنتهية (Finite State Machines)، الرموز المنطقية مع ترميز الاعتمادية (Dependency Notation)، (Cascaded Counters).</p> <p>[ساعة 15]</p>
	<p>ححص مراجعة وحل مسائل [6 ساعات]</p> <p>الجزء C (Programmable Logic and Data Storage) المنطق القابل للبرمجة وخزن البيانات – [ساعة 15]</p>
	<p>ححص مراجعة وحل مسائل [6 ساعات]</p> <p>الجزء D (Signal Conversion and Processing) تحويل الإشارة ومعالجتها –</p>
	<p>ححص مراجعة وحل مسائل [6 ساعات]</p>

استراتيجيات التعلم والتعليم	
استراتيجيات التعلم والتعليم	
استراتيجيات	<ol style="list-style-type: none"> إلقاء المحاضرات وحل المسائل الرياضية على السبورة. لتوضيح الأشكال (Data Show) استخدام التقنيات الحديثة ووسائل العرض الإلكتروني والرسومات والمخططات ومفردات المحاضرة. التركيز على إشراك الطلبة في المحاضرة من خلال طرح الأسئلة، واستنباط أفكار جديدة، والبحث عن طرائق أخرى لحل المسائل الرياضية. اعتماد أسلوب الواجبات المنزلية لحل التمارين من قبل الطلبة، مع مناقشة وتقييم حلولهم داخل الصف.

(SWL) عبء عمل الطالب			
الحمل الدراسي للطالب محسوب لـ ١٥ اسبوعا			
منظم (ح / ث) SWL	108	منظم (ح / ث) SWL	7
الحمل الدراسي المنتظم للطالب خلال الفصل		الحمل الدراسي المنتظم للطالب أسبوعيا	
غير منظم (ح / ث) SWL	67	غير منظم (ح / ث) SWL	4.5
الحمل الدراسي غير المنتظم للطالب خلال الفصل		الحمل الدراسي غير المنتظم للطالب أسبوعيا	

تقييم الوحدة
تقييم المادة الدراسية

مخرجات التعلم ذات الصلة	الأسبوع المستحق	(الوزن) بالعلامات	الوقت/الرقم	مثل
و 2 و 10 و LO # 1 11	5, 10	10% (10)	2	مسابقات
و 4 و 6 و LO # 3 7	2, 12	10% (10)	2	تعيينات
كل	مستمر	10% (10)	1	.المشاريع / المختبر
و 8 و LO # 5 10	13	10% (10)	1	تقرير
LO # 1-7	7	10% (10)	س 2	الامتحان النصفى
كل	16	50% (50)	ساعة 2	الامتحان النهائى
		100% (100)		التقييم الإجمالي

(خطة التسليم) المنهج الأسبوعي
المنهاج الاسبوعي النظري

أسبوع	المواد المغطاة
1 الأسبوع	Introduction - Number Systems (Binary, HEX, BCD)
2 الأسبوع	Number System Arithmetic (Signed and Unsigned) and Digital Codes
3 الأسبوع	Logic Gates, Boolean Operations and Expression, Laws and Rules of Boolean, DeMorgan Theorm.
4 الأسبوع	Logic Simplification Using Boolean Algebra, SOP & POS, Boolean expression and Truth Tables
5 الأسبوع	The Karnaugh Map, (Karnaugh Map SOP Minimization, Karnaugh Map POS Minimization)
6 الأسبوع	Implementing of Combinational Logic Circuits (Adders, Parallel Adders, Comparators)
7 الأسبوع	Decoders, Encoders, Code C Code Converters, Multiplexers (Data Selectors), Demultiplexers, Parity Generators/Checkers
8 الأسبوع	Sequential Logics (Latches, Flip-Flops) and their applications
9 الأسبوع	One-Shot Monostable Circuit, Astable Multivibrator, 555 Oscillator
10 اسبوع	Shift Register Operations, Types of Shift Register Data I/Os, Bidirectional Shift Registers Shift Register Applications
11 الأسبوع	Asynchronous Counters, Synchronous Counters, Up/Down Synchronous Counters
12 الأسبوع	Design of Synchronous Counters, Cascaded Counters

اسبوع 13	Counter Decoding, Counter Applications
اسبوع 14	Programmable Logic Devices (CPLDs, FPGAs)
اسبوع 15	Signal Conversion and Processing (ADC and DAC)
اسبوع 16	The preparatory week before the Final Exam

(خطة التسليم) المنهج الأسبوعي
المنهاج الاسبوعي للمختبر

	Material Covered
Week 1	Lab 1: Basic Logic Gates (AND – OR – NAND – NOR – XOR – XNOR)
Week 2	Lab 2: Combinational Logic Circuits 1- Full Adder , Parallel bit Adders, 4-bit binary Full Adder, cascaded Full Adder 2- Comparators, Multiplexers, De-Multiplexer, Parity Generators/Checkers
Week 3	Lab 3: Decoder, Encoders, Cascaded Decoder, Cascaded Encoder
Week 4	Lab 4: Latch circuits, S-R Flip Flop, D-Flip-Flop, J-K Flip Flop, T-Flip Flop
Week 5	Lab 5: One Shot circuits (Monostable, Astable)
Week 6	Lab 6: Counters, Cascaded Counters, Shifts Registers
Week 7	Lab 7: ADC and DAC circuits

مصادر التعلم والتعليم
مصادر التعلم والتدريس

	نص	متوفر في المكتبة؟
النصوص المطلوبة	1. Digital Fundamental (Thomas Floyd)	نعم
النصوص الموصى بها	1. Digital Circuits And Logic Design (Samuel C Lee) 2. Digital Logic & Computer Design (Mano) 3. Digital Design: With an Introduction to Verilog HDL	نعم
المواقع الإلكترونية	1. http://freecomputerbooks.com/ 2. https://www.tutorialspoint.com/computer_logical_organization/index.htm 3. http://www.electronicengineering.nbcafe.in/ 4. https://www.geeksforgeeks.org/digital-electronics-logic-design-tutorials/	

مخطط الدرجات

مجموعة	درجة	التقدير	(%) العلامات	تعريف
مجموعة النجاح (50 - 100)	أ - ممتاز	امتياز	90 - 100	أداء متميز
	ب - جيد جدا	جيد جدا	80 - 89	فوق المتوسط مع بعض الأخطاء
	ج - جيد	جيد	70 - 79	عمل سليم مع أخطاء ملحوظة
	د - مرضية	متوسط	60 - 69	عادل ولكن مع أوجه قصور كبيرة
	هـ - كافية	مقبول	50 - 59	العمل يفي بالحد الأدنى من المعايير
فشل المجموعة (0 - 49)	فشل - FX	راسب (فيد المعالجة)	(45-49)	مطلوب المزيد من العمل ولكن الائتمان الممنوح
	فشل - F	راسب	(0-44)	كمية كبيرة من العمل المطلوب

ملاحظة: سيتم تقريب العلامات التي تزيد المنازل العشرية عن 0.5 أو تقل عن العلامة الكاملة الأعلى أو الأدنى (على سبيل المثال ، سيتم تقريب علامة 54.5 إلى 55 ، بينما سيتم تقريب علامة 54.4 إلى 54. لدى الجامعة سياسة عدم التفاوضي عن "فشل المرور الوشيك" ، لذا فإن التعديل الوحيد على العلامات الممنوحة بواسطة العلامة (العلامات) الأصلية سيكون التقريب التلقائي الموضح أعلاه.